半導体パッケージ及び半導体装置

Semiconductor package and semiconductor device

Boitier a semi-conducteurs et dispositif a semi-conducteurs

Abstract

マルチチップ化した半導体集積回路の機能向上、小型化、システム化を図るパッケージ構造を提供する。  表面に複数のテスト用端子と複数の外部接続用端子とが配置され、裏面に複数の内部接続用端子が配置された基板と、表面に内部回路と接続した複数の表面端子が形成された半導体チップを用意し、この半導体チップの裏面を前記基板の裏面に接合し、半導体チップの表面端子を基板の所望の内部接続用端子に接続したうえ、封止部材により半導体チップを基板の裏面に封止してカプセル化された半導体パッケージを構成する。また、外部接続端子が形成され基板の上に搭載された他の半導体チップに、前記のカプセル化された半導体パッケージを接合したうえ封止してマルチチップ構造にする。
La présente invention concerne une structure de boîtier destinée à améliorer le fonctionnement d'un circuit intégré à semi-conducteurs multipuce, à réduire sa taille et à contribuer à la systématisation. On prépare un substrat doté d'une pluralité de bornes d'essai et de bornes de connexion externes sur sa surface avant et d'une pluralité de bornes de connexion internes sur sa surface arrière, ainsi qu'une puce à semi-conducteurs présentant sur sa surface avant, une pluralité de bornes de surface avant connectées aux circuits internes. La surface arrière de la puce à semi-conducteurs est liée à la surface arrière du substrat. Les bornes de surface avant de la puce à semi-conducteurs sont connectées aux bornes de connexion internes désirées du substrat. La puce à semi-conducteurs est encapsulée sur la surface arrière du substrat à l'aide d'un élément d'encapsulation. De cette manière, on produit un boîtier à semi-conducteurs encapsulé. Le boîtier à semi-conducteurs encapsulé est lié à une autre puce à semi-conducteurs qui comporte une borne de connexion externe et qui est installée sur un substrat, leur encapsulation permettant de former une structure multipuce.
A package structure for improving the function of a multichip semiconductor integrated circuit, making its size small, and contributing to the systemization is provided. A substrate having a plurality of test terminals and external connection terminals on its front surface and a plurality of internal connection terminals on its back surface, and a semiconductor chip having on its front surface a plurality of front surface terminals connected to internal circuits are prepared. The back surface of the semiconductor chip is joined to the back surface of the substrate. The front surface terminals of the semiconductor chip are connected to desired internal connection terminals of the substrate. The semiconductor chip is encapsulated on the back surface of the substrate using an encapsulating member. In this way an encapsulated semiconductor package is constructed. The encapsulated semiconductor package is joined to another semiconductor chip having an external connection terminal and mounted on a substrate, and they are encapsulated to form a multichip structure.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (7)

    Publication numberPublication dateAssigneeTitle
    JP-2000323623-ANovember 24, 2000Mitsubishi Electric Corp, 三菱電機株式会社半導体装置
    JP-2002040095-AFebruary 06, 2002Nec Corp, 日本電気株式会社半導体装置及びその実装方法
    JP-2003224234-AAugust 08, 2003Kyocera Corp, 京セラ株式会社Semiconductor device
    JP-2003273317-ASeptember 26, 2003Nec Electronics Corp, Necエレクトロニクス株式会社Semiconductor device and its manufacturing method
    JP-H05259306-AOctober 08, 1993Fujitsu Ltd, 富士通株式会社Semiconductor device
    JP-H09181254-AJuly 11, 1997Fujitsu Ten Ltd, 富士通テン株式会社モジュールの端子構造
    JP-H1117058-AJanuary 22, 1999Nec Corp, 日本電気株式会社Bgaパッケージ、その試験用ソケットおよびbgaパッケージの試験方法

NO-Patent Citations (0)

    Title

Cited By (2)

    Publication numberPublication dateAssigneeTitle
    US-7932517-B2April 26, 2011Casio Computer Co., Ltd.Semiconductor device comprising circuit substrate with inspection connection pads and manufacturing method thereof
    WO-2008123481-A1October 16, 2008Casio Computer Co., Ltd.Semiconductor device comprising circuit substrate with inspection connection pads and manufacturing method thereof